AMI编译码程序设计
一、预备知识
1、 quartus II软件的使用方法。 2、 verilog语言知识。
3、 通信原理课本中关于AMI编译码部分的知识。
二、实验目的
1、 验证二次开发例程，了解用FPGA实现AMI编译码的方法。 2、 自行设计程序，掌握用FPGA实现AMI编译码的方法。
三、实验仪器
1、 创新实验平台。
2、 8号模块（基带传输编译码模块）。 3、 主控&信号源模块。
4、 计算机（带quartus II开发环境）。 5、 JTAG下载线。 6、 示波器
四、实验例程验证
本实验例程在“CX08FPGA_AMI”文件夹中。
1、 在Quartus II中打开“CX8FPGA_AMI”文件夹中的工程文件“CX08FPGA.qpf”。 2、 打开模块图文件“CX08FPGA.bdf”。可以看到整个程序的结构。 3、 程序中已定义好管脚关系。默认管脚如下：
注：在编码部分，输入信号经FPGA编码处理后，得到AMI-A1、AMI-B1两路信号，再经过硬件芯片PE65861合成得到AMI三电平码型，由8号模块的TH11(AMI输出)端口输出。在译码部分，AMI信号从TH2(AMI输入)引入，先经过硬件芯片PE65861转换成AMI-A2、AMI-B2两路信号，再通过FPGA译码处理，从而得到原始信号，由TH13输出。 4、 加载“CX08FPGA.sof”文件可直接配置硬件FPGA。 5、 验证实验例程。
（1） 设置主控&信号源模块。选择【功能1】，设置“数字输出频率”为256K，作为
AMI编码时钟；设置“输出码型”为PN15，将PN作为AMI编码输入信号。
（2） 连线。
（3） 用示波器观测程序中引出的各个测试点，验证实验例程的效果。
五、课题设计要求
基于本平台的硬件环境和软件资源，学生自行设计AMI编译码主程序中的AMIEncode单元和AMIDecode单元，从而实现对输入256K的PN序列进行AMI编码及译码功能。
HDB3编译码程序设计
一、预备知识
1、 quartus II软件的使用方法。 2、 verilog语言知识。
3、 通信原理课本中关于HDB3编译码部分的知识。
二、实验目的
1、 验证二次开发例程，了解用FPGA实现HDB3编译码的方法。 2、 自行设计程序，掌握用FPGA实现HDB3编译码的方法。
三、实验仪器
1、 创新实验平台。
2、 8号模块（基带传输编译码模块）。 3、 主控&信号源模块。
4、 计算机（带quartus II开发环境）。 5、 JTAG下载线。 6、 示波器
四、实验例程验证
本实验例程在“CX08FPGA_HDB3”文件夹中。
1、 在Quartus II中打开“CX8FPGA_HDB3”文件夹中的工程文件“CX08FPGA.qpf”。 2、 打开模块图文件“CX08FPGA.bdf”。可以看到整个程序的结构。 3、 程序中已定义好管脚关系。默认管脚如下：
注：在编码部分，输入信号经FPGA编码处理后，得到HDB3-A1、HDB3-B1两路信号，再经过硬件芯片PE65861合成得到HDB3三电平码型，由8号模块的TH1(HDB3输出)端口输出。在译码部分，HDB3信号从TH7(HDB3输入)引入，经过硬件芯片PE65861转换成HDB3-A2、HDB3-B2两路信号，再通过FPGA译码处理，从而得到原始信号，由TH13输出。
4、 加载“CX08FPGA.sof”文件可直接配置硬件FPGA。 5、 验证实验例程。
（1） 设置主控&信号源模块。选择【功能1】，设置“数字输出频率”为256K，作为
HDB3编码时钟；设置“输出码型”为PN15，将PN作为HDB3编码输入信号。
（2） 连线。
（3） 用示波器观测程序中引出的各个测试点，验证实验例程的效果。
五、课题设计要求
基于本平台的硬件环境和软件资源，学生自行设计HDB3编译码主程序中的HDB3Encode单元和HDB3Decode单元，从而实现对输入256K的PN序列进行HDB3编码及译码功能。
CMI编译码程序设计
一、预备知识
1、 quartus II软件的使用方法。 2、 verilog语言知识。
3、 通信原理课本中关于CMI编译码部分的知识。
二、实验目的
1、 验证二次开发例程，了解用FPGA实现CMI编译码的方法。 2、 自行设计程序，掌握用FPGA实现CMI编译码的方法。
三、实验仪器
1、 创新实验平台。
2、 8号模块（基带传输编译码模块）。 3、 主控&信号源模块、13号模块。 4、 计算机（带quartus II开发环境）。 5、 JTAG下载线。 6、 示波器
四、实验例程验证
CMI编码规则见如下表所示：
在CMI编码中，输入码字0直接输出01码型，较为简单。对于输入为1的码字，其输出CMI码字存在两种结果00或11码，因而对输入1的状态必须记忆。同时，编码后的速率增加一倍。
本实验例程在“CX08FPGA_CMI”文件夹中。
1、 在Quartus II中打开“CX8FPGA_CMI”文件夹中的工程文件“CX08FPGA.qpf”。 2、 打开模块图文件“CX08FPGA.bdf”。可以看到整个程序的结构。 3
、 程序中已定义好管脚关系。默认管脚如下：
4、 加载“CX08FPGA.sof”文件可直接配置硬件FPGA。 5、 验证实验例程。
（1） 设置主控&信号源模块。选择【功能1】，设置“数字输出频率”为256K，作为
CMI编码时钟；设置“输出码型”为PN15，将PN作为CMI编码输入信号。
（2） 连线。
将13号模块的分频设置开关S3置为0011，则数字锁相环提取的时钟BS2为512K，用
于译码时钟。
（3） 用示波器观测程序中引出的各个测试点，验证实验例程的效果。
五、课题设计要求
基于本平台的硬件环境和软件资源，学生自行设计CMI编译码主程序中的CMI_Encoder
单元和CMI_Decoder单元，从而实现对输入256K的PN序列进行CMI编码及译码功能。