安徽财经大学
电子拔河比赛游戏机的设计
姓名：陈辉、胡安宁、郭真真、朱晓庆
学号：2010830044、[***********]18、2010830043
学院：管理科学与工程学院
专业：电子信息工程
指导老师：于帅珍
设计时间：2013年5月
、
目 录
一、 设计任务以及要求--------------------------------------- 4
二、 总体框图----------------------------------------------------4
三、 选择器件----------------------------------------------------5
四、 功能模块----------------------------------------------------10
五、 总体设计----------------------------------------------------16
一、 设计任务以及要求
1. 设计一个模拟拔河游戏机比赛的逻辑电路。
2. 电路使用15个电平指示灯排成一排，开机后只有中间一个点亮，以此作
为拔河的中心线。
3. 比赛双方各持一个按键，迅速不断的按动产生脉冲，谁按得快，亮点向
谁方向移动。每按一次，亮点移动一次。
4. 移动到任何一方终端指示灯点亮，这一方得胜，此时双方按键均无作用，
输出保持，只有经裁判按动复位后，恢复到中心线。 5. 显示器显示胜者的盘数。
二、总体框图
1. 设计方案:
(1)本课题所设计的拔河游戏机由15电平指示灯排列成一行，开机之后只有中间一个电平指示灯亮，以此作为拔河的中心线。可逆计数器原始状态为0000，经译码后输出中间的电平指示灯亮。游戏双方各持一个按键，迅速地、不断地按动产生脉冲信号，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这一方就获胜，此时双方按键均无作用，输出保持，只有经裁判复位后才使亮点恢复到中心线。
(2)当一局比赛结束后, 由点亮该终点灯的信号使电路封锁加减脉冲信号的作用. 即实现电路自锁, 使加减脉冲无效。同时，使计分电路自动加分。当两人比赛结束后，裁判可以让计分显示器清零。
(3)控制电路部分应能控制由振荡器产生的脉冲信号进入计数器的加减脉冲的输入端，其进入方向则由参赛双方的按键信号决定。
2. 电路原理图：
图一为拔河游戏机的电路框图
模块功能及思路介绍
------本次设计中一共包含了六个模块。
（一）、整形电路
整形电路，使A 、B 二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。 （二）、译码电路
拔河开始后中心处二极管首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。 （三）、控制电路
指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。 （四）、胜负显示
显示比赛选手各自胜负次数 （五）、复位控制
每次比赛结束后裁判能控制让电路回复比赛。也能让显示器归零。
三、选择器件
1、选择器件：
+5V直流电源 5个 单刀双掷开关 4个
DCD_HEX 译码显示器 2件 CC4514BD 4线—16线译码器 1片 CC4518BD 双同步十进制计数器 2片 74LS193D 同步二进制可逆计数器 1片 74LS00D 与非门 8片 74LS08D 与门 2片 74LS05D 非门 1片 74LS32D 或门 1片 电阻 1KΩ 4个 2、主要器件极其相关功能
（1）. 4514BD 4线－16线译码器引脚排列及功能：
4514BD 管脚图
4514BD 逻辑功能图
说明：Y0～Y15 — 数据输出端；① — 输出状态锁定在上一个LE ＝“1”时，
A0～A3的输入状态 ；A0～A3 — 数据输入端 ；INH — 输出禁止控制端；LE — 数据锁存控制端。
（2）、4518BD 双十进制同步计数器引脚排列及功能：
4518BD 管脚图
4518BD 管脚说明： 1CP 、2CP — 时钟输入端 ；1R 、2R — 清除端；1EN 、2EN — 计数允许控制端；1Q0～1Q3 — 计数器输出端；2Q0～2Q3 — 计数器输出端。
（3）74LS193D 同步二进制可逆计数器
简要说明：
74LS193 为 可 预 置 的 十 六 进 制 同 步 加 / 减 计 数 器。
74LS193 的清除端是异步的。当清除端（MR ）为高电平时，不管时钟端（CPD 、CPU ）状态如何，即可完成清除功能。193 的预置是异步的。当置入控制端（PL ）为低电平时，不管时钟CP 的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态。193 的计数是同步的，靠CPD 、CPU 同时加在 4 个触发器上而实现。在CPD 、CPU 上升作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD 或CPU ，此时另一个时钟应为高电平。
74LS193管脚图 74LS193管脚说明：
当置入控制端（PL ）为低电平时，不管时钟CP 的状态如何，输出端3，2，6，7即可预置成与数据输入端15，1，10，9相一致的状态。可当成输出端 14为置零端 ；11为置数端。3，2，6，7为输出端；14为置零端；5为加法计数端；4为减法计数端 ；12，13分别为进借位端。
逻辑符号图74LS193
（4）74LS00与非门
74LS00逻辑功能图 （5）74LS05D 非门
(6)74LS32或门
74LS32逻辑功能表
（7）74LS08与门
74LS08逻辑功能图
四、 功能模块
1、各模块功能及相关原理图
(1) 编码电路的设计：
由双时钟二进制同步可逆计数器74LS193D 构成，它有2个输入端，4个输出端，能进行加／减计数。通过编码器来控制电平指示灯的显示，加计数时向右移动，进行减计数时，向相反方向移动。电路图如下：
(2).整形电路设计：
由与门74LS08D 和与非门74LS00D 构成。因74LS192D 是可逆计数器，控制加减的CP 脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CP D 必须接高电平；进行减法计数时，加法输入端CP U 也必须接高电平，若直接由A 、B 键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，使A 、B 二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。电路图如下图所示：
（3）. 译码电路：
由4线－16线译码器4514BD 构成。译码器的输出Y 0～Y 15中选15个接电平指示灯，电平指示灯的正端接译码器；这样，当输出为高电平时电平指示灯点亮。
比赛准备，译码器输入为0000，Y 0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。
电路图如下图所示：
（4）. 控制电路：
由74LS32和74LS05构成，其作用是指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。将双方终端指示灯的正接至异或门的2个输入端，当获胜一方为“1”，而另一方则为
LD 经与非门产生低电平“0”，异或门输 出为“1”， “0”，再送到74LS192D
计数器的置数端, 于是计数器停止计数，处于预置状态，由于计数器数据端D 0、D 1、D 2、D 3和输出Q 0、Q 1、Q 2、Q 3对应相连，输入也就是输出，从而使计数器对脉冲不起作用。电路图如下图所示：
（5）. 胜负显示：
由计数器CC4518和译码显示器构成。将双方终端指示灯正极经与非门输出后分别接到2个CC4518计数器的EN 端，CC4518的两组4位BCD 码分别接到实验箱中的两组译码显示器的8、4、2、1插孔上。当一方取胜时，该方终端指示灯发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若1位数不够，则进行2位数的级连。电路图如下：
（6）. 复位控制：
次比赛而需要的复位操作，使亮点返回中心点。
74LS193D 的清零端CR 接一个电平开关，作为一个开关控制，进行多4518BD 的清零端R D 也接一个电平开关，作为胜负显示器的复位来控制胜负计数器使其重新计数。其中CC4518功能表下表所示：
2. 仿真结果
整形模块电路仿真图
显示模块电路仿真图
控制模块仿真结果
全电路仿真结果
五、总体设计电路图
工作原理及部分的连接方式：A,B 两人通过开关产生脉冲，经过整形电路后接74LS192D 同步二进制可逆计数器，经74LS192D 同步二进制可逆计数器对信号进行加减后接译码电路，译码电路译码后显示到电平显示器上。再把胜负电路接到两头最边的电平显示灯上，胜负电路收到胜负信号后显示胜负次数。当比赛结束后由复位控制对显示胜负装置和电平显示灯回复到初始状态。这样就达到了设计目的和要求。
总体电路原理图