第２８卷第１２期２００７年１２月
湖南科技学院学报
ＪｏｕｒｎａｌｏｆＨｕｎａｎＵｎｉｖｅｒｓｉｔｙｏｆＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇ
、，０１．２８ＮＯ．１２
Ｄｅｃ．２００７
ＣＭＯＳ两级运算放大器设计与ＨＳＰｌＣＥ仿真
何红松
（湖南科技学院电子工程与物理系，湖南永州４２５１００）
摘要：本文根据运算放大器的设计要求（单位增益带宽、相位裕量、输入等效噪声、功耗等），选择电路结构，详细分析了ＣＭＯＳ运算放大器的所有性能参数，使用Ｌｅｖｅｌｏｎｅ模型进行手工计算，设计出器件的几何尺寸，最后通过Ｈｓｐｉｃｅ仿真软件给出了性能指标的仿真结果．
关键词：ＣＭＯＳ；运算放大器；密勒补偿；Ｈｓｐｉｃｅ中图分类号：０５９
文献标识码：Ａ
文章编号：１６７３—２２１９（２００７）１２—００２８—０３
１引言提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步增大增益。
表１设计指标
负载电容共模输入电压输出动态范围静态功耗开环直流增益单位增益带宽相位裕量转换速率
３ｐＦ
两级运放可以同时实现较高增益和较大输出摆幅…，其设计思路是将增益和摆幅要求分别处理，而不是在同一级中兼顾增益与摆幅。即运用第一级放大器得到高增益，可以牺牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益与摆幅之间的矛盾，同时实现高增益和大摆幅。因此，利用两级放大器结构设计放大器的思想在通用运放的设计中被广泛采用。本文详细介绍了一个ＣＭＯＳ两级运算放大器的设计过程。
固定在（ＶＤＤ＋ＶＳＳ）／２
【０．１（ＶＤＤ—ｖｓｓ）。０．９（ＶＤＤ—ＶＳＳ）】
≤２ｍＷ
≥８０ｄＢ
Ｍａｘｉｍｉｚｅ
≥６０ｄｅｇｒｅｅ
≥３０Ｖ／ｕＳ
≥６０ｄＢ≥８０ｄＢ
２电路与设计指标
设计指标如表１所示。基于这些指标选择了如图】示的电路结构ｆ２Ｊ。该运放主体结构为两个单级放大器：差分输入级和共源增益级，辅助电路为偏置电路和频率补偿电路。差分输入级采用ＰＭＯＳ输入对管，ＮＭＯＳ电流镜负载；共源级采用ＮＭＯＳ放大管，ＰＭＯＳ负载管；由六个ＭＯＳ管和一个电阻构成的电流源为两级放大电路提供偏置，另外还为频率补偿ＭＯＳ管提供偏压；一个ＮＭＯＳ管和一个电容构成频率补偿电路，连接在共源级的输入输出之间作为密勒补偿。
该运放的工作原理：信号由差分对管两端输入，差模电压被转化为差模电流，差模电流作用在电流镜负载上又转化成差模电压，信号电压被第一次放大后被转化为单端输出，随即进入共源级再一次被放大后从漏端输出。电路特点是通过两级结构可以同时满足增益和输出摆幅的要求，即第一级
共模抑制比负电源抑制比等效输入噪声
≤３００ｎＶ／√瓦＠ＩＫｈｚ
图１ＣＭＯＳ两级运算放大器
收稿日期：２００７－０６－１ｌ
基金项目：ＣＭＯＳ高性能运算放大器研究与设计（湘科院科通［２００６１６号）
作者简介：何红松（１９７６－－），湖南永州人，湖南科技学院电子工程与物理系讲师，主要从事电子技术课程教学和ＣＭＯＳ模拟集成电路设计与应用。
２８
ｍ：
３电路几何参数设计
本没计采用Ｏ．８１ａｍＣＭＯＳ工艺，基－ｔ：Ｌｅｖｅｌｏｎｅ模型设计各管尺寸，提取典型工艺参数如下：
ｌａｎ＝６００ｃｍ２／ｖ／ｓ，‰＝２００ｃｍ：Ｉｒｉｓ，Ａｎ＝０．０３Ｖ‘１
入。＝Ｏ．０６Ｖｌ，Ｔｏｘ＝２０ｅ一９，Ｃｏｘ＝５０Ａ／２００Ａ×６．９ｆＷＩｌｍ２＝１．７３ｆＦ／ｖ
万方数据
（１）设计Ｃｃ
为了得到６０。的相位裕度，理论上要求零点在１０ＧＢＷ之外，可以证明：
ｌ堕＞２．２量巫
ｌＰ：ｌ≥２．２ＧＢＷ即：』ｃ２
ｅ
ｆ叠＞１０９ｍｌ
【Ｃ。
Ｃｃ
可以得到：ＣｃＩ＞０．２２Ｃ２，这里，Ｃ２＝ＣＬ，因此：Ｃ＞０．２２Ｃｔ＝０．６６ｐＦ，选择Ｃｃ＝１ｐＦ（２）分配电流
ＰＤｃ＝ＶＤＤＩｔｏｔ≤２ｍＷ，ＶＤＤ＝５Ｖ，ｌｔｏｔ＝Ｉｓ＋ｌＴ＋ｌｓ＋１９≤４００１ａＡ
Ｉｓ≥ＳＲＸＣｃ＝３０Ｘ１０６Ｘ１
Ｘ
１０－１２＝３０Ｉ．ｔＡ
ＩＴＩ＞ＳＲＸ（Ｃｃ＋ＣＬ）＝３０Ｘ１０６Ｘ４Ｘ１０１２＝１２０ｐＡ
考虑单位增益带宽要尽可能大，在参照以上比例的同时稍微加大第一级的电流，分配如下：１８＋１９＝２０ＢＡ，Ｉｓ＝８０
ＩＪＡ，１７＝３００１ａＡ
（３）设计Ｍｌ、Ｍ６尺寸
令两放大管ＭＩ、Ｍ６的过驱动电压为０．２Ｖ＇则：
（铃砥丽２Ｉ，
ｕ
●
幢●
＝面—８０ｘ而ｌＯ－＇３４
５ｘｌＯ
ｘ００４＊５８
●
２丽２ｘ３００丽ｘ１０－６堋
选取Ｌｔ＝Ｌ６＝Ｌｍｊ—１．２ｐｍ，则ＷＩ＝Ｗ２＝７０ｐｍ，Ｗ６＝１７４Ｕｍ（玲丽２１６
（４）设计Ｍ３、Ｍ４尺寸
Ｍ３和Ｍ４构成电流镜负载，当ＶｓＧ４＝ＶｓＧ６时，镜像最好，失调最小。这时有：
＝号：ｊ（詈）。＝３４＿。９＿０。×－４ｓ＝一９３ｓ
阱碉２１５由输出动态范围确定。输出范围０．５－４．５Ｖ，则Ｍ５、Ｍ７
ＬＬ／ｓ
Ｋ，（‰５一ｆｙ却１）２３４‘５×ｌ
＝器堋・６ｏ。加’２５
（ｊ兰），＝务×（！兰），＝３８００。×－８．６＝６９．７５
（警）。＝（｛三］。＝（｛三），囊＝・８．６×２０８。＝４．６５
万
方数据表２：各管尺寸和电流汇总
ＭＯＳ管
Ｗ，Ｌ（ｕｍ／ｕｍ）
ＩＤ（ｕＡ）
Ｍｌ，Ｍ２
７０，１．２４０Ｍ３，Ｍ４３９／２４０Ｍ５２２．３，１．２
８０
Ｍ６１７彬１。２
３００
Ｍ７８３．７门．２
３００Ｍ８，Ｍ９
５．５８／１．２
１０
４
Ｈｓｐｉｃｅ仿真
将Ｍ９．Ｍ１３构成的偏置电路用一个２０ｕＡ恒流源代替，
Ｍ１４频率补偿管用一个２ＫＱ电阻代替，采用Ｈｓｐｉｃｅ对电
路进行仿真。主要的仿真图形如下：
图２频率特性
图３转换速率
图４共模抑制比
２９
主要性能参数的仿真结果总结如下：
由图２的频率特性曲线可知，该运放的直流开环增益为８７．６ｄＢ，单位增益带宽为８０．５Ｍｈｚ，相位裕度为６８度；由图３的转换速率仿真曲线可知，正向压摆率为４８．４Ｖ／ｕＳ；由图４共模抑制比仿真曲线可知结果为９０．６ｄＢ；由Ｈｓｐｉｃｅ仿真输出的，ｌｉｓ文件获得运放的直流功耗为２．２７７６ｍＷ。另外，仿真得到的运放在１Ｋｈｚ时的等效输入噪声电压
偿ＭＯＳ管的情况下对运放进行了ＨＳＰＩＣＥ仿真，仿真结果表明，开环直流增益，相位裕度，转换速率，共模抑制比，负电源抑制比等性能参数均达到预期设计要求，但是静态功耗和等效输入噪声两项未能达到设计要求，说明还需要对设计进行优化。优化设计主要针对静态功耗和等效输入噪声两项未达标的参数，思路是适当减小静态电流以降低功耗，同时优化ＭＩ—Ｍ４管尺寸以减小噪声ｐＪ。
为：３１０ｎＶ／√面ｉ＠ｌＫｈｚ。负电源抑制比为９５．８ｄＢ。
仿真结果与设计要求列表比较如下：设计指标静态功耗开环直流增益单位增益带宽相位裕量转换速率共模抑制比负电源抑制比等效输入噪声
设计要求
≤２ｍＷ
≥８０ｄＢ
参考文献：
仿真结果
２．２７７６ｍＷ８７．６ｄＢ８０．５Ｍｈｚ
６８
【１】Ｒａｚａｖｉ
Ｂ．Ｄｅｓｉｇｎ
ｏｆ
Ａｎａｌｏｇ
ＣＭＯＳ
Ｉｎｔｅｇｒａｔｅｄ
ｃｉｒｃｕｉｔｓ［Ｍ１．ＰＰ．２５２．ＮｅｗＹｏｒｋ：ＭｃＧｒａｗＨｉｌｌ，２００１．
【２】ＭａｆｉａｄｅｌＭａｒＨｅｒｓｈｅｎｓｏｎ，ＳｔｅｐｈｅｎＥＢｏｙｄ，ＴｈｏｍａｓＨ．
Ｌｅｅ，“ＯｐｔｉｍａｌＤｅｓｉｇｎｏｆ
ａ
Ｍａｘｉｍｉｚｅ≥６０Ｄｅｇｒｅｅ
≥３０Ｖ／ｕＳ≥６０ｄＢ≥８０ｄＢ
ＣＭＯＳＯｐ—ａｍｐｖｉａＧｅｏｍｅｔｒｉｃ
ｏｎ
ＤｅｇｒｅｅＰｒｏｇｒａｍｍｉｎｇ”，ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ
Ｃｏｍｐｕｔｅｒ－Ａｉｄｅｄ
４８．４Ｖ／ｕＳ９０．６ｄＢ９５．８ｄＢ
Ｋｈｚ
ＤｅｓｉｇｎｏｆＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍｓ，Ｖ０１．２０，ＰＰ．１—２１，Ｊａｎ．２００１．
【３］Ｐｒａｄｉｐ
Ｕｓｉｎｇ
Ｍａｎｄａｌ，Ｖ
ａ
Ｖｉｓｖａｎａｔｈａｎ，＂ＣＭＯＳ
Ｏｐ・ＡｍｐＳｉｚｉｎｇ
＿＜３００ｎｗ４ｍ＠１
５结论
３１０ｎＶ／√瓦＠ｌＫｈｚ
Ｇｅｏｍｅｔｒｉｃ
ｏｎ
Ｐｒｏｇｒａｍｍｉｎｇ
Ｆｏｒｍｕｌａｔｉｏｎ”，ＩＥＥＥＤｅｓｉｇｎ
ｏｆ
Ｉｎｔｅｇｒａｔｅｄ
ＴｒａｎｓａｃｔｉｏｎｓＣｉｒｃｕｉｔｓａｎｄ
Ｃｏｍｐｕｔｅｒ－Ａｉｄｅｄ
Ｓｙｓｔｅｍｓ，Ｖ０１．２０，ＰＰ．２２—３８，Ｊａｎ．２００１．
本文基于设计要求，选择电路结构，详细设计了ＭＯＳ管的尺寸，并在直接用恒流源代替偏置电路，用电阻代替补
（责任编校：何俊华）
ＡＤｅｓｉｇｎｏｆｔｗｏ－ｓｔａｇｅＣＭＯＳ
ＯｐｅｒａｔｉｏｎａｌＡｍｐｌｉｆｉｅｒ
ＨＥＨｏｎｇ－ｓｏｎｇ
（ＤｅｐａｒｔｍｅｎｔｏｆＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇａｎｄＰｈｙｓｉｃｓ，ＨｕｎａｎＵｎｉｖｅｒｓｉｔｙｏｆＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇ，ＹｏｎｇｚｈｏｕＨｕｎａｎ４２５１００，ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｂａｓｅｄ
ａｌｌ
ｏｎ
ｔｈｅｄｅｓｉｇｎｓｐｅｃｉｆｉｃａｔｉｏｎｏｆｔｈｅｏｐｅｒａｔｉｏｎａｌａｍｐｌｉｆｉｅｒ，ｉｎｔｈｉｓｐａｐｅｒ，Ｉ
ｓｅｌｅｃｔｅｄ
ｃｉｒｃｕｉｔｓｔｒｕｃｔｕｒｅ
ａｎｄａｎａｌｙｚｅｄ
ｏｎ
ｐａｒａｍｅｔｅｒｓｏｆｔｈｅＣＭＯＳｏｐｅｒａｔｉｏｎａｌ
ａｍｐｌｉｆｉｅｒｉｎ
ｔｈｅ
ｄｅｔａｉｌｔｈｅｎｍａｎｕａｌｌｙｃｏｍｐｕｔｅｄＭＯＳＦＥＴ’Ｓｇｅｏｍｅｔｒｙｌｅｎｇｔｈａｎｄｗｉｄｔｈｂａｓｅｄ
ｔｈｅＬｅｖｅｌＯｎｅｍｏｄｅｌ．Ｉｎｔｈｅｅｎｄ，Ｉｓｉｍｕｌａｔｅｄ
ＣＭＯＳｏｐｅｒａｔｉｏｎａｌａｍｐｌｉｆｉｅｒｂｙＨＳＰｌＣＥ．
Ｋｅｙｗｏｒｄｓ：ＣＭＯＳ；ｏｐｅｒａｔｉｏｎａｌＡｍｐｌｉｆｉｅｒ；Ｍｉｌｌｅｒｃｏｍｐｅｎｓａｔｉｏｎ；Ｈｓｐｉｃｅ
万方数据