实验二 模拟静态CMOS 与非门逻辑电路的I/V特性和瞬态特性
一、实验目的
1. 学习cadence 中原理图设计与分析
2. 掌握静态CMOS 逻辑电路设计原理
3. 分析静态CMOS 逻辑电路（与非门）的I/V特性和瞬态特性
二、预习要求
1、根据性能和指标要求，设计并计算电路的有关参数。
2、掌握cadence 编辑环境，设计静态CMOS 与非门逻辑电路原理图。
3、掌握cadence 仿真环境，完成反相器的仿真。
三、与非门版图的设计方法
1、确定工艺规则。
2、绘制与非门版图。
3、加入工作电源进行分析
4、LVS 比较
四、实验内容
完成CMOS 与非门版图设计，CMOS 与非门的原理图如下，要求在画出电路元件，并且给出输入输出端口以及电源和地线。
画出上述晶体管对应的版图，并且要求画出的版图在电学上，物理几何上，
以及功能一致性上正确，版图的设计参考样式如下：
五、后仿真与改进
对于设计的版图是否能够达到优异的性能，需要通过提取版图上的寄生参数，对含有版图寄生参数的电路进行仿真才能知道，很多时候版图上错误的走线，布图方法会导致致命的错误。
对于CMOS 与非门版图设计，需要进行以下仿真：给CMOS 与非门的输入以不同的阶越信号的输入，观察CMOS 与非门的输出信号的变化。