实验七 设计一个四位可逆二进制计数器
一、实验目的
掌握中规模集成计数器的使用方法及功能测试方法。
二、实验内容及要求
用D 触发器设计一个异步四位二进制可逆计数器。
三、设计过程
（1）根据题意列出加计数状态表和驱动表，如下表所示。
（2）用卡诺图化简，如下图所示。求得各位触器的驱动信号的表达式
D 3=Q 3
D 2=Q 2
D 1=Q 1
D 0=Q 0
（2）用卡诺图化简，如下图所示。求得各位触器的时钟方程的表达式
CP 3=Q 2
CP 2=Q
1
CP 1=Q 0
CP 0 CP
（3）根据题意列出减计数状态表和驱动表，如下表所示。
D 3=Q 3
D 2=Q 2
D 1=Q 1
D 0=Q 0
（2）用卡诺图化简，如下图所示。求得各位触器的时钟方程的表达式
CP 3=Q 2
CP 2=Q 1
CP 1=Q 0
CP 0=CP
由上分析可知：加减计数只在于时钟CP 的不同，若要使一个电路能够可逆计数，增设一控制开关，就可实现。设K ＝1时为加计数，设K ＝0时为减计数，
加法：CP n ＝ K Q n -1 减法：CP n ＝ K Q n -1 则有：CP n ＝K ⊕Q n -1
(或如 K=0时为加法： CP n ＝K ∙Q n -1
K=1时为 减法： CP n ＝
CP n =K ⊕Q n -1）
KQ n -1＝
K Q n -1
则有：
四、可逆计数器逻辑图如下：
四、实验用仪器、仪表
数字电路实验箱、万用表、74LS74、CC4030 五、实验步骤 六、实验数据